Desafios operacionais e de design de osciladores de cristal

A temporização do circuito é uma função crítica exigida por muitos dispositivos eletrônicos, incluindo microcontroladores, interfaces USB, Ethernet, Wi-Fi e Bluetooth, bem como dispositivos e periféricos de computação, dispositivos médicos, equipamentos de teste e medição, controle e automação industrial, Internet das Coisas (IoT), dispositivos vestíveis e eletrônicos de consumo. Embora projetar um oscilador-controlado por cristal para fornecer temporização do sistema possa inicialmente parecer simples, os projetistas devem considerar vários parâmetros e requisitos de projeto ao combinar o cristal de quartzo com o IC do oscilador.

Existem vários fatores a serem considerados, incluindo impedância de movimento do cristal, modo de ressonância, potência de acionamento e resistência negativa do oscilador. Em termos de layout do circuito, os projetistas devem considerar a capacitância parasita da PCB, adicionar uma faixa protetora ao redor do cristal e incorporar capacitores no-chip. O projeto final deve ser compacto e confiável, com o menor número de componentes, baixo jitter RMS e consumo mínimo de energia em uma ampla faixa de tensão de entrada.

Um oscilador de cristal empacotado simples (SPXO) é uma solução. Esses osciladores de tensão contínua são otimizados para baixo consumo de energia e baixo jitter RMS e podem operar em qualquer tensão entre 1,60 V e 3,60 V, permitindo que os projetistas obtenham uma solução que possa ser integrada ao sistema com mínimo esforço de projeto.

Este artigo discutirá brevemente alguns dos importantes requisitos de desempenho que devem ser atendidos e os desafios de projeto que devem ser superados ao projetar circuitos de temporização usando cristais de quartzo discretos e CIs de temporização. Em seguida, apresentará as soluções SPXO da Abracon e explicará como os projetistas podem usar esses dispositivos para atender efetivamente aos requisitos de temporização dos sistemas eletrônicos.

Desafios de operação e design do oscilador de cristal

O consumo de energia é uma consideração crítica para dispositivos sem fio-alimentados por bateria pequena. Muitos desses dispositivos são baseados em rádios e processadores de sistema de consumo de energia ultra-baixo--on-chip (SoC) que podem suportar a vida útil da bateria por vários anos. Além disso, como a bateria costuma ser o componente mais caro do sistema, minimizar seu tamanho é crucial para controlar os custos do dispositivo. Dito isto, a corrente de espera é frequentemente a consideração mais crítica sobre a vida da bateria em pequenos sistemas sem fio, e a corrente de espera é frequentemente dominada pelo oscilador de relógio. Portanto, é crucial minimizar o consumo de corrente do oscilador.

Infelizmente, projetar um oscilador-de baixa potência pode ser um desafio. Um método de economizar energia é minimizar a corrente de espera entrando no estado “desativado” e iniciando o oscilador quando necessário. No entanto, exigir que um oscilador de cristal inicie de forma rápida e confiável não é uma tarefa fácil. Os projetistas devem garantir que o oscilador permaneça em um estado-de baixa corrente durante o modo de espera e tenha características de inicialização confiáveis ​​sob todas as condições operacionais e ambientais.

 

 

A configuração do oscilador Pierce é comumente encontrada em SoCs sem fio de baixa potência (Figura 1). O oscilador Pierce é construído utilizando um cristal (X) e capacitores de carga (C1 e C2), circundados por um amplificador inversor com um resistor de realimentação interno. Sob condições adequadas, quando a saída do amplificador é realimentada para a entrada, uma resistência negativa é gerada, levando à oscilação.

Figura 1: Configuração básica do oscilador Pierce construído em torno do cristal (X) e dos capacitores de carga C1 e C2.

 

A estrutura cristalina é complexa; esta discussão cobre apenas a camada superior e a estrutura simplificada dos cristais que operam em osciladores.

A margem de ganho de circuito-fechado Gm pode ser usada como uma figura de mérito (FOM) para descrever a confiabilidade de um oscilador em relação a várias perdas. A margem de ganho-de loop fechado também é conhecida como margem de oscilação (OA). Um valor de OA abaixo de 5 pode levar a baixa produtividade de produção e problemas de inicialização-relacionados à temperatura. Projetos com valor OA de 20 ou superior são robustos e duráveis, operam de forma confiável dentro da faixa de temperatura operacional do projeto e apresentam impacto mínimo de diferentes lotes de produção nas características de desempenho do cristal e do SoC.

Para medir o OA do oscilador, um resistor variável Ra pode ser adicionado ao circuito (Figura 2). Aumente o valor Ra até que o oscilador não inicie. Este é o método utilizado para determinar o valor OA, conforme mostrado abaixo:

Equação 1

Onde:

Rn é a resistência negativa

Re é a resistência em série equivalente (ESR).

Equação 2

Equação 3

Onde a capacitância de carga CL é calculada da seguinte forma:

OA depende do ESR (Re), e o ESR depende dos parâmetros do cristal de quartzo Rm e da capacitância de carga CL. Para osciladores-de baixa potência, como aqueles usados ​​em dispositivos sem fio-de baixa potência, a influência de Rm e CL no OA aumenta. Medir o OA é demorado-e pode prolongar o processo de desenvolvimento. Portanto, esta tarefa pode ser negligenciada, levando a problemas de desempenho quando o sistema ou dispositivo é colocado em produção.

Além disso, definir um OA alto para garantir uma operação confiável do oscilador pode causar outros problemas. Por exemplo, embora um OA mais alto melhore o desempenho do circuito oscilador, ele pode ignorar as perdas de energia causadas pelo cristal. Essas perdas podem ser um fator significativo. Referindo-se à Figura 2, a resistência de movimento do cristal Rm causa dissipação de energia à medida que a corrente flui periodicamente através do resistor. Quando CL é grande, aumenta a corrente e as perdas. Portanto, os projetistas precisam equilibrar a perda de potência do cristal com um valor OA razoável.

Evitando nervosismo

Ao projetar um oscilador de cristal de quartzo, é importante compreender e reduzir o jitter. O jitter tem dois tipos, normalmente medido pelo valor da raiz quadrada média (RMS):

Jitter de período: também conhecido como jitter de fase, refere-se à diferença de tempo máxima entre vários períodos de oscilação medidos, normalmente medidos ao longo de pelo menos 10 períodos.

Jitter de ciclo: Esta é a variação máxima em uma transição de clock, medida para cada ciclo, em vez de vários ciclos.

As principais fontes de jitter em osciladores de cristal de quartzo incluem ruído da fonte de alimentação, harmônicos inteiros da frequência do sinal, condições inadequadas de carga e terminação, ruído do amplificador e certas configurações de circuito. Dependendo da fonte, diferentes métodos podem ser empregados para minimizar o jitter.

Use capacitores de bypass, indutores de chip ou filtros de capacitor-resistor (RC) para controlar o ruído da fonte de alimentação.

Em aplicações críticas que exigem jitter extremamente baixo, é crucial estabelecer um método para controlar harmônicos (além do escopo deste artigo).

Reduza a potência refletida de volta para a saída otimizando as condições de carga e terminação.

Evite projetos que incluam loops-de fase bloqueada, multiplicadores ou funções programáveis, pois eles geralmente aumentam o jitter.

Osciladores de cristal de tensão contínua

Usar os SPXOs ASADV, ASDDV e ASEDV da Abracon é vantajoso para projetar sistemas onde a tensão de polarização varia entre 1,60 e 3,60 V (Figura 3). A série SPXO cobre diferentes faixas de frequência; Os dispositivos ASADV operam em frequências de 1,25 MHz a 100 MHz, enquanto os dispositivos ASDDV e ASEDV operam de 1 MHz a 160 MHz. A série está em conformidade com os padrões RoHS/RoHS II e usa embalagens de dispositivos de montagem em superfície (SMD) de cerâmica selada. Dentro da faixa de temperatura operacional de -40 graus a +85 graus, a série atinge estabilidade de frequência de ±25 ppm.
 

OA depende do ESR (Re), e o ESR depende dos parâmetros do cristal de quartzo Rm e da capacitância de carga CL. Para osciladores-de baixa potência, como aqueles usados ​​em dispositivos sem fio-de baixa potência, a influência de Rm e CL no OA aumenta. Medir o OA é demorado-e pode prolongar o processo de desenvolvimento. Portanto, esta tarefa pode ser negligenciada, levando a problemas de desempenho quando o sistema ou dispositivo é colocado em produção.

Além disso, definir um OA alto para garantir uma operação confiável do oscilador pode causar outros problemas. Por exemplo, embora um OA mais alto melhore o desempenho do circuito oscilador, ele pode ignorar as perdas de energia causadas pelo cristal. Essas perdas podem ser um fator significativo. Referindo-se à Figura 2, a resistência de movimento do cristal Rm causa dissipação de energia à medida que a corrente flui periodicamente através do resistor. Quando CL é grande, aumenta a corrente e as perdas. Portanto, os projetistas precisam equilibrar a perda de potência do cristal com um valor OA razoável.

Evitando nervosismo

Ao projetar um oscilador de cristal de quartzo, é importante compreender e reduzir o jitter. O jitter tem dois tipos, normalmente medido pelo valor da raiz quadrada média (RMS):

Jitter de período: também conhecido como jitter de fase, refere-se à diferença de tempo máxima entre vários períodos de oscilação medidos, normalmente medidos ao longo de pelo menos 10 períodos.

Jitter de ciclo: Esta é a variação máxima em uma transição de clock, medida para cada ciclo, em vez de vários ciclos.

As principais fontes de jitter em osciladores de cristal de quartzo incluem ruído da fonte de alimentação, harmônicos inteiros da frequência do sinal, condições inadequadas de carga e terminação, ruído do amplificador e certas configurações de circuito. Dependendo da fonte, diferentes métodos podem ser empregados para minimizar o jitter.

Use capacitores de bypass, indutores de chip ou filtros de capacitor-resistor (RC) para controlar o ruído da fonte de alimentação.

Em aplicações críticas que exigem jitter extremamente baixo, é crucial estabelecer um método para controlar harmônicos (além do escopo deste artigo).

Reduza a potência refletida de volta para a saída otimizando as condições de carga e terminação.

Evite projetos que incluam loops-de fase bloqueada, multiplicadores ou funções programáveis, pois eles geralmente aumentam o jitter.

Resumo

Os projetistas exigem osciladores precisos e confiáveis ​​para fornecer temporização estável em uma ampla gama de aplicações e temperaturas operacionais. Osciladores discretos-controlados por cristal podem atender às características de desempenho exigidas, mas é tecnicamente desafiador projetar com eficiência usando cristais, o que consome-tempo e resulta em custos desnecessários. Além disso, eles não são a escolha ideal em termos de formato.

Conforme mostrado na figura, os projetistas podem utilizar SPXOs integrados de baixo consumo de energia. Esses SPXOs formam uma solução de temporização pronta-para{3}}uso, alcançando excelente estabilidade de frequência em uma ampla faixa de temperatura operacional. Ao usar SPXOs, os projetistas podem reduzir o número de componentes, minimizar o tamanho da solução, diminuir os custos de montagem e aumentar a confiabilidade.